Hardware & Software Designs for Secure IoT
IoTデバイス上の個人情報や知的財産を狙うサイドチャネル攻撃やマルウェアに対して，攻撃の検出，情報の保護や攻撃されにくいハードウェア・ソフトウェアの新たな設計手法を研究しています．
Next-Generation Neural Networks
組込みシステムに搭載可能な簡素で高速なニューラルネットワークの演算モデルを探索し，低消費エネルギーな次世代アーキテクチャの構築・設計技術を研究しています．
Ultra-Small, Low-Power Processors for IoT
プロセッサ単体の機能を極限まで削減した超小型・低消費電力プロセッサを開発しています．既存の組込みプロセッサに比べ，電力効率・エネルギー効率を大幅に改善できます．
Many Others
What's New
博士課程のZengさんの論文"Lightweight Real-Time Detection of DDoS Attacks on IoT Devices via Power Side-Channel Analysis"が，国際会議IEEE International Conference on Communications (ICC)に採択されました．
修士1年の一岡さんの論文"PreLock: Precision Locking for Protecting Embedded Processor"が，国際会議Asian Hardware Oriented Security and Trust Symposium (AsianHOST 2024)に採択されました．
2023年度修士卒の永松さんの論文"Mixed-precision Neural Architecture Search and Dynamic Split Point Selection for Split Computing"が，国際論文誌IEEE Accessに採択されました．
高位合成の最適化による電力サイドチャネル漏洩を評価するための新たなベンチマークセットCHPBenchを開発・公開しました。
We developed a new benchmark suite CHPBench for evaluating the optimization effects of C-based high-level synthesis.
https://github.com/Hara-Laboratory/CHPBench
修士課程の比留間さんの論文"High-Level Synthesis Countermeasure Using Threshold Implementation with Mixed Number of Shares"が，国際会議International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART)…
Contact info
所属 東京科学大学 工学院情報通信系
所在地 東京科学大学 大岡山キャンパス
教員室 南3号館 317号室
学生室 南3号館 314, 315, 316号室
問い合わせは hara[at]cad.ict.e.titech.ac.jp まで．
E-mail to hara[at]cad.ict.e.titech.ac.jp for your inquiry
佐宗君の受賞@M1構想発表会。おめでとうございます！
