Ultra-Small, Low-Energy Processors for IoT
プロセッサ単体の機能を極限まで削減した超小型・省電力プロセッサを開発しています。既存の組込みプロセッサに比べ，電力効率を大幅に改善できます。
Architecture for Next-Generation Neural Networks
組込みシステムに搭載可能な簡素で高速なニューラルネットワークの演算モデルを探索し，低消費エネルギーな次世代アーキテクチャの構築・設計技術を研究しています。
Approximate Computing
賢くApproximate Computingを適用する（正しくないが近い値を許容する）ことで，コスト・性能・エネルギーを大きく改善する，組込みシステムの新たな設計手法を研究しています。
What's New
11月12日に，IEEE Circuits and Systems (CAS) Society Kansai Chapterにて「次世代IoTに向けた低電力プロセッサSubRISC+」の講演をします．
9月1日に，情報処理学会 DAシンポジウム2021にて「IoTエッジコンピューティングに向けた小型低電力プロセッサSubRISC+」の講演をします．
JST Science Portalから，Society5.0の解説記事が公開されました．「Society5.0の実現を支えるIoTとは？≪原祐子さんインタビュー≫＜令和3年版科学技術・イノベーション白書 特集＞」
博士3年のAnhさんの論文 "An FPGA-based Stochastic SAT Solver Leveraging Inter-Variable Dependencies" が，国際会議International Conference on Field-Programmable Logic and Applications (FPL)に採択されました．
6月28日に，情報処理学会 組込みシステム研究会にて「IoTエッジ端末向け小型低電力プロセッサSubRISC+」の講演をします．
Contact info
所属 東京工業大学 工学院情報通信系
所在地 東京工業大学 大岡山キャンパス
教員室 南3号館 317号室
学生室 南3号館 314, 315, 316号室
郵便物の送付先 〒152-8552東京都目黒区大岡山2-12-1 S3-50
Mailing Address S3-50, 2-12-1 Ookayama, Meguro 152-8552, Tokyo
問い合わせは hara[at]cad.ict.e.titech.ac.jp まで．
E-mail to hara[at]cad.ict.e.titech.ac.jp for your inquiry
Testimonials
佐宗君の受賞@M1構想発表会。おめでとうございます！
Testimonial
Congratulation to Mr. Osawa! for the best poster presentation award